智能终端、汽车、和工业控制器中通常需要同时运行多个程序，因此亟需能够防止程序越界访问、实现高效内存管理，并兼顾芯片低功耗与快速响应的解决方案。近日，由上海交通大学计算机学院并行与分布式系统研究所（IPADS）团队主导推进的特权态物理内存保护（SPMP）指令集扩展，正式通过审议，纳入第五代精简指令集架构（RISC-V）标准。据介绍，这是首个进入 RISC-V国际指令集标准体系的中国本土团队自主发起并完整主导制定的指令集架构标准。
从使用标准走向参与定义标准
指令集架构（ISA）是计算机软硬件之间的一套基础规范，规定处理器能够执行哪些指令、怎样访问内存以及如何管理权限。可理解为软硬件沟通的“语言”——芯片按照这套规则设计，操作系统和应用软件也要依照相应规则运行。
目前，市场上具有广泛影响力的指令集架构包括英特尔x86指令集架构、安谋（ARM）指令集架构等。RISC-V是一种开放指令集架构，不属于某一家企业，由全球参与者共同维护和完善，具有开放、精简和模块化等特点，开发者可以根据不同应用需求选择相应扩展，设计处理器。
指令集架构是芯片设计的底层技术标准，不同指令集架构也会形成相应的处理器、操作系统、编译工具和应用软件生态。此前，国内机构已基于RISC-V设计处理器，并形成“香山”等开源项目，但在核心指令集架构扩展标准的自主发起和完整主导方面仍有不足。SPMP获批，意味着全球芯片设计者今后可以根据产品需要，选择采用由中国团队主导制定的这套内存保护规范。这也意味着，中国科研力量由使用开放标准进一步走向参与定义标准。
RISC-V国际基金会董事会成员、中科院计算所副所长包云岗研究员评价：“这是中国机构首次从零起步、自主发起并完整主导RISC-V扩展标准的制定，意义积极而深远——不仅显著完善了RISC-V安全体系架构，也为国内机构深入参与国际标准制定树立了鲜活范例与宝贵信心。”
提供轻量解决方案
在通用计算机中，操作系统通常借助页表完成虚拟地址与物理地址之间的转换，并检查不同程序的内存访问权限。这套机制功能丰富，但硬件实现和地址转换相对复杂，常常带来额外的芯片面积、功耗和访问时间开销。
当前，对于许多人工智能芯片、车载芯片、智能终端和工业控制器而言，程序功能和内存区域往往可以预先划分，同时对功耗、芯片面积和响应时间较为敏感。SPMP成为轻量化的解决方案——主要面向不启用分页虚拟内存、同时又需要安全隔离的芯片应用，允许系统在处理器中直接设置不同物理内存区域及其读、写、执行权限，处理器访问内存时可根据预设区域完成权限检查，无需进行分页地址转换。
如果把芯片中的不同内存区域看作一排房间，传统页表机制类似于先通过地址目录查找房间，再核对进入权限；SPMP则相当于预先划定可以进入的区域，由硬件直接检查访问者是否具有相应权限。它为轻量级、低功耗或强调确定性响应的设备提供另一种安全隔离路径。
七年磨一剑
从一项实验室提出的架构设计，到可供全球开发者共同采用的指令集架构扩展规范，标准化过程不仅需要验证方案能否实现，还要明确软硬件接口、权限规则、异常处理方式以及与其他指令集架构特性的关系。
2019年9月，上海交大团队在陈海波教授带领下，向RISC-V国际社区提交架构设计初稿。此后，团队牵头成立专项工作组，持续推进技术讨论、方案修改、公开评审和标准审查。杜冬冬在博士研究生阶段担任专项工作组首任主席；2024年，工作组主席由团队成员杨璧丞接任。经过多轮技术审查和社区讨论，最终完成批准程序。团队表示，此次获批表明，这一方案完成了从科研构想到国际技术规范的转化。
此前，SPMP曾被列入Linux国际基金会年度安全技术进展。这项机制也已在“香山”开源处理器等相关芯片设计中获得部署。
达人配资提示：文章来自网络，不代表本站观点。
